A.1、1
B.1、0
C.0、1
D.保持0、0不变
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个
[单选题]由两个主从型JK触发器组成的逻辑电路如图7-6-9(a)所示,设Q1、Q2的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图(b)所示,当第二个