A.12ns
B.15 ns
C.18 ns
D.120ns
[单选题]设某流水线计算机主存的读/写时间为100ns,有一个指令和数据合一的Cache,已知该Cache的读/写时间为10ns,取指令的命中率为98%,取数的命中率为95%。在执行某类程序时,约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞,则设置Cache后,每条指令的平均访存时间约为(14)。A.12nsB.15nsC.18nsD.120ns
[单选题]设某流水线计算机主存的读/写时间为100ns,有一个指令和数据合一的cache,已知该cache的读/写时间为10ns,取指令的命中率为98%,取数的命中率为95%。在执行某类程序时,约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞,则设置cache后,每条指令的平均访存时间约为()A . 12nsB . 15nsC . 18nsD . 120ns
[单选题]设某流水线计算机主存的读/写时间为100ns,有一个指令和数据合一的Cache,已知该Cache的读/写时间为10ns,取指令的命中率为98%,取数的命中率为95%。在执行某类程序时,约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞,则设置Cache后,每条指令的平均访存时间约为 (14) 。(14) A.12nsB.15 nsC.18 nsD.120ns
[单选题]某计算机主存的读写时间为100ns,其Cache的读写时间为10ns,Cache的命中率为90%,那么每条指令的访存时间是(10).A.15nsB.19nsC.16nsD.32ns
[单选题]有四级指令流水线,分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns,则流水线的操作周期应设计为(
[单选题]现有四级指令流水线,分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns。则流水线的操作周期应设计为
[单选题]现有四级指令流水线,分别完成取指、取数、运算、传送结果4步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns。则流水线的操作周期应设计为
[单选题]现有四级指令流水线,分别完成取指、取数、运算、传送结果4步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns。则流水线的操作周期应设计为
[单选题]现有四级指令流水线,分别完成取指、取数、运算、传送结果4步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns。则流水线的操作周期应设计为
[单选题]某计算机的存储系统由Cache-主存系统构成,Cache的存取周期为10ns,主存的存取周期为50ns。在CPU执行一段程序时,Cache完成存取的次数为4800次,主存完成存取的次数为200次,则CPU访问存储系统的平均访问时间是(30)ns,该Cache-主存系统的效率是(31)。A.10B.11.60C.11.68D.50