在8086CPU中，一个最基本的总线周期由4个时钟周期（T状态）组成，在T1状态，CPU在总线发出信息。（）

[单选题]在8086CPU中，一个最基本的总线周期由4个时钟周期（T状态）组成，在T1状态，CPU在总线发出信息。（）A.数据B.状态C.地址D.其他

[填空题] 8086CPU中典型总线周期由（）个时钟周期组成，其中T1期间，CPU输出（）信息；如有必要时，可以在（）两个时钟周期之间插入1个或多个TW等待周期。

[单选题]在8086/8088中，在T1状态，CPU往总线发出（）信号。A.数据B.状态C.地址D.其它

[单选题]在8086/8088中，在T1状态，CPU往总线发出（）信号。A.数据B.状态C.地址D.其它

[单选题]假设某CPU的基本总线周期有4个状态，分别为T1、T2、T3、T4。系统规定，在 T2开始时发读写命令，在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要，必须在原4个状态中，固定插入一个等待状态Tw，则Tw应插在( )。A．T1之前B．T1之后T2之前C．T3之后T4之前D．T4之后

[单选题]8086CPU读数据操作在总线周期的（）时刻.A . T1B . T1，T2C . T2，T3D . T3，T4

[单选题]8086CPU读数据操作在总线周期的（）时刻.A.T1B.T1，T2C.T2，T3D.T3，T4

[单选题]8086CPU读数据操作在总线周期的（）时刻.A.T1B.T1，T2C.T2，T3D.T3，T4

[单选题]基本总线周期划分为T1、T2、T3和T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在丁2开始时产生，T4开始时结束，则访问存储器地址信号的发出应在( )。A．T4状态B．T3状态C．T2状态D．T1状态

[单选题]基本总线周期划分为了T1、T2、T3、T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定；读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在( )状态。A．T4状态B．T3状态C．T2状态D．T1状态