当前位置： 找题吧 >  第七章电工电子技术 电气工程公共基础
[单选题]

由D触发器组成的电路如图所示，该电路是（）。

A . 左移寄存器

B . 右移寄存器

C . 具有取数功能的数据存储器

D . 具有存数功能的数据存储器

参考答案与解析：

相关试题

由JK触发器组成的应用电路如图所示，设触发器的初值都为0，经分析可知这是一个（）

[单选题]由JK触发器组成的应用电路如图所示，设触发器的初值都为0，经分析可知这是一个（）。A . 同步二进制加法计数器B . 同步四进制加法计数器C . 同步三进制计数器D . 同步三进制减法计数器

  • 查看答案

    • 已知逻辑电路如图所示，当X=0时，脉冲CP到来后，D触发器（）。

    [单选题]已知逻辑电路如图所示，当X=0时，脉冲CP到来后，D触发器（）。A . 具有计数功能B . 保持原有状态C . 置"0"D . 置"1"

  • 查看答案

    • CMOS集成施密特触发器组成的电路如图（a）所示，该施密特触发器的电压传输特性曲线如图（b）所示，该电路的功能为（　　）。<br /><img border="0"

    [单选题]CMOS集成施密特触发器组成的电路如图（a）所示，该施密特触发器的电压传输特性曲线如图（b）所示，该电路的功能为（　　）。题37图A.双稳态触发器B.

  • 查看答案

    • 逻辑电路如图所示，A="1"时，C脉冲来到后，D触发器应：（）

    [单选题]逻辑电路如图所示，A="1"时，C脉冲来到后，D触发器应：（）A . 具有计数器功能B . 置"0"C . 置"1"D . 无法确定

  • 查看答案

    • 由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲波形，

    [单选题]由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲波形，Q2的波形是（）。A . 图AB . 图BC . 图CD . 图D

  • 查看答案

    • CMOS集成施密特触发器组成的电路如图3-7-1（a）所示，该施密特触发器的电压传输特性曲线如图（b）所示，该电路的功能为（　　）。[2013年真题]<br /><img borde

    [单选题]CMOS集成施密特触发器组成的电路如图3-7-1（a）所示，该施密特触发器的电压传输特性曲线如图（b）所示，该电路的功能为（　　）。[2013年真题]

  • 查看答案

    • （2010）由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知

    [单选题]（2010）由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个：（）A . 同步二进制加法计算器B . 同步四进制加法计算器C . 同步三进制加法计算器D . 同步三进制减法计算器

  • 查看答案

    • 由CMOS集成施密特触发器组成的电路及该施密特触发器的电压传输特性曲线如图3-7-2所示，该电路组成了一个（　　）。[2009年真题]<br /><img border="

    [单选题]由CMOS集成施密特触发器组成的电路及该施密特触发器的电压传输特性曲线如图3-7-2所示，该电路组成了一个（　　）。[2009年真题]图3-7-2A.

  • 查看答案

    • 用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1

    [单选题]用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。A . 101和011B . 011和111C . 001和011D . 000和111

  • 查看答案

    • （2010）D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP

    [单选题]（2010）D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为：（）A . 1B . CPC . 脉冲信号，频率为时钟脉冲频率的1/2D . 0

  • 查看答案

    • 由D触发器组成的电路如图所示，该电路是（）。