在VHDL中，PROCESS结构内部是由（）语句组成的。

[单选题]在VHDL中，PROCESS本身是（）语句。A . 顺序B . 顺序和并行C . 并行D . 任何

[单选题]在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是（）。A .PROCESS为一无限循环语句B .敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C .当前进程中声明的变量不可用于其他进程D .进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成

[单选题]在VHDL中，含WAIT语句的进程PROCESS的括弧中（）再加敏感信号，否则则是非法的。A . 可以B . 不能C . 必须D . 有时可以

[单选题]在VHDL语言中，ARCHITECTURE中的语句都是（）执行的语句。A . 顺序B . 并行C . 即可顺序也可并行D . 无法确定

[单选题]在VHDL中，可以用语句（）表示检测clock下降沿。A . clock’eventB . clock’eventandclock=’1’C . clock=’0’D . clock’eventandclock=’0’

[多选题] 在VHDL程序中，以下4个部分，（）可以有顺序执行语句。A . 结构体（ARCHITECTURE）B . 进程（PROCESS）中的关键词BEGIN前C . 进程（PROCESS）中的关键词BEGIN后D . 程序包（PACKAGE）

[单选题]在VHDL语言中，信号赋值语句使用的代入符是（）A . =B . ：=C . ＜=D . ==

[单选题]在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为（）次。A . 8B . 7C . 0D . 1

[单选题]在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量，（）事先声明。A . 必须B . 不必C . 其类型要D . 其属性要

[单选题]8086CPU的内部结构由（）组成A.ALU，EU，BIUB.ALU，BIU，地址加法器C.寄存器组，ALUD.EU，BIU