μPD424256的容量为256K×4bit，即芯片内部有256K个存储单元，每个存储单元可存储4位信息。下面关于μPD424256的叙述中，正确的是( )。

A．芯片内部有256K个存储单元，因此芯片有18个地址引脚

B．芯片的RAS和CAS选通信号主要用于DRAM的刷新

C．芯片的数据线有4根，但为减少芯片的引脚数，它们与18个地址信号中的低4位地址线是分时复用的

D．DRAM芯片中的存储单元除像μPD424256那样存储4位信息外，有的DRAM芯片中的存储单元存储1位信息，有些存储8位信息

[单选题]外围电路用ECL电路，使用8K×4bit的sram存储器芯片构成256K×32bit的cache存储器。则需要(5)片存储芯片。A．32B．64C．128D．256

[单选题]用32K×4位的RAM芯片构成256K×32位存储器芯片M，至少需要(20)个RAM芯片。若用构成的芯片M来存储16MB的内容，则至少需要(21)个这样的芯片M。(55)A．4B．32C．64D．8

[单选题]用32K×4位的RAM芯片构成256K×32位存储器芯片M，至少需要(6)个RAM芯片。若用构成的芯片M来存储16MB的内容，则至少需要(7)个这样的芯片M。(51)A．4B．32C．64D．8

[单选题]构成4M×8bit的存储器，若采用256K×8bit的芯片，需(1)片；若采斥512K×1bit的芯片，需(2)片。A．8B．16C．32D．64

[单选题]8086系统若用256K×1动态存储器芯片可构成有效存储系统的最小容量是( )。A．256K字节B．512K字节C．640K字节D．1M字节

[单选题]用64K×8的RAM芯片和32K×16的ROM芯片设计一个256K×16的存储器，地址范围为00000H～3FFFFH，其中ROM的地址范围为10000H～1FFFFH，其余为RAM的地址。则地址线为(1)根，数据线为(2)根；ROM需要(3)片，RAM需要(4)片。C．PU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache的存取周期为40ns，主存的存取周期为160ns。其两级存储器的平均访问时间为(5)ns。A．18B．9C．16D．8

[单选题]一个256K×8的存储器，其地址线和数据线总和为（）。A . 16B . 18C . 26D . 20

[单选题]构成4M×8b的存储器，若采用256K×8b的芯片，需(1)片；若采用512K×1b的芯片，需(2)片。A．8B．16C．32D．64

[判断题] 某内存模块的地址范围为80000H～0BFFFFH，该模块的容量为256K。A . 正确B . 错误

[单选题]由2K×1bit的芯片组成容量为4K×8bit的存储器需要（）个存储芯片。A . 2B . 8C . 32D . 16